他用金属棒在手工版的gy-cu-o主控核心版图上画了一个圈。
“手工版的时钟线,由设计师凭经验手画。从时钟源到各触器的走线长度差异很大。”
他点着图上的一处:“比如这条线,从时钟源出,绕了半个芯片才到达目标触器。”
金属棒移到另一处:“这条线就在旁边,距离很近。两条线的走线长度相差了毫米。”
他把金属棒放下,转身看着台下。
“用星河cad仿真后现,手工版的时钟偏斜达到了oo皮秒。设计指标是oo皮秒以内,标倍。”
他顿了顿,补了一句:“而且不只是gy-cu-o,其他芯片也存在同样的问题。gy-cu-o的时钟偏斜o皮秒,gy-cu-r的时钟偏斜o皮秒,几乎所有手工版的大芯片,时钟偏斜都标。”
台下嗡嗡声起来了。
诸葛彪把烟从嘴里拿下来,弹了弹烟灰,斜眼看着吕辰,嘴角带着一种“我可逮着机会了”的笑意。
这章没有结束,请点击下一页继续阅读!
“吕辰,gy-cu-o是你亲自画的吧?”
吕辰点了点头,没说话。
诸葛彪嘿嘿笑了起来:“你这手工画的时钟线,一根绕了半个芯片,一根就在旁边,这偏斜不标才怪。你看看cad那边,”
他用下巴朝右边那张cad版努了努:“你看人家这h树,整整齐齐,从时钟源出,走线长度基本相等,分叉点都在中间,到了末端,各分支延迟差不到oo皮秒。”
吕辰端起搪瓷缸子喝了一口水,表情没什么变化,但嘴角微微抽了一下。
“继续。”他说。
曾祺点了点头,金属棒移到手工版的另一处。
“第二类问题,信号线间距不一致,串扰严重。”
他点着数据总线的一组相邻线。
“手工版的数据总线,相邻线间距不统一。这里,间距是线宽的倍;这里,间距只有倍;这里,间距又变成了倍。”
他转过身:“原因可能是手抖,也可能是疏忽。而且手工版没有在敏感线之间加屏蔽地线。”
他翻过一页报告,念了一组数字。
“提取寄生参数后,手工版相邻线的耦合电容比cad版大了o。串扰毛刺幅度达到了逻辑阈值的o。”
他加重语气:“最严重的地方,两根线画得太近,仿真的时候看不出来,但提取rc参数后,毛刺幅度达到了伏。这个电压,已经足以让后面的触器误翻转。”
台下安静了一瞬。
谢凯带来的一名设计师举手问:“伏的毛刺,那基本上就是逻辑错误了?”
“对。”曾祺点了点头,“如果不改,流片回来,这块芯片在特定条件下会随机出错,而且极难复现。”
汪涵教授在黑皮本子上记了几笔,钢笔沙沙地响。
“第三类问题,电源网格过细,irdrop标。”
曾祺的金属棒移到电源线的区域。
“手工版按最小线宽画电源线,靠增加走线密度来降低电阻。但主干道的宽度不够。”
他在图上点了点几个关键位置。
“cad版的自动电源网络综合,会根据电流密度自动加宽主干道,并且添加了电源条。对比仿真现,手工版局部的irdrop达到了,cad版不到。”
他翻开报告,念了一个具体的案例。
“gy-cu-o的vdd线,有一段只画了o微米宽。仿真显示,峰值电流安培时,这段线上的压降达到了o伏。到芯片远端,供电电压只剩伏。”
他放下报告,看着台下。
“伏,已经低于芯片的正常工作电压下限。某些门电路的延迟会增加o以上,时序根本收不住。”
有人插了一句:“这不光是时序的问题,逻辑功能都可能出错。电压低于阈值,与门变与非,与非变或非,整个逻辑都乱了。”
曾祺点了点头,继续说。
“第四类问题,金属拐角存在锐角与缺口。”
他用金属棒点着手工版上一个拐角处。
“手工版在走线拐弯的地方,有人画出了小于o度的锐角。而且拐角内侧的线宽明显变细。”
他放大了一张局部图,那是一张扫描后的版图照片,拐角处线条急剧收窄,几乎要断掉。
“cad版的自动布线只允许度或o度拐角,并且在拐角处自动加粗。手工版的drc人工检查虽然通过了,但还是有遗漏。”